文 献 综 述

长期以来，单片机以其性价比高、体积小、功能灵活等方面的独特优点被广泛应用。但受其内部资源的限制，单片机需要在片外扩展相关资源。为了达到处理速度和控制灵活性方面的需求，采用微控制器和可编程逻辑器件设计单片机嵌入式系统。随着现场可编程逻辑阵列(FPGA)及EDA技术的发展，百万门级的FPGA、可重构的嵌入式MCU核、功能复杂的IP核及各种功能强大的EDA工具的出现，实现将MCU、存储器和一些外围电路集成到一个芯片成为可能。随着IP核技术在FPCA中的应用，特别是MCU IP核技术的发展。出现了性能不同的嵌入式MCU软核。这里采用免费的MC805lIP核，通过对MC8051结构原理的分析，详细论述其在FPCA中的实现及应用。

数字时钟是一种用数字电路技术实现时、分、秒计时的装置，另外应有校时功能和闹钟等附加功能。与机械时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。本设计主要采用80C51单片机作为主控核心， LED数码管动态扫描显示屏显示。

一个典型的基于FPGA的AT80C51内核的数字时钟系统一般由以下几个部分组成：按键输入、内嵌51内核的FPGA以及数码管输出显示单元等。不断发展的FPGA具有设计周期短、灵活，可提高系统的可靠性和集成度的优点；VerilogHDL语言类似C语言，上手容易，灵活，结合这两者的优点，本文提出采用FPGA做数字时钟系统的课题。本文在分析了MC8051IP Core的结构原理，设计层次，内核各组成模块及参数设置的基础上，详细论述了MC8051 IP核的FPGA实现与应用的实际设计步骤。试验验证，根据需求修改后的MC8051 IP核，能很好满足对8051MCU的应用需求，而且其性能比标准8051 MCU高，系统集成度也比采用标准8051 MCU构成的应用系统高。数字时钟设计以C语言为开发语言，在KEIL uVISION2软件平台上进行C程序的编辑，连接和调试，最终与proteus仿真软件相结合，进行相关的电路仿真及修改，然后通过文件转换将hex文件转换为coe文件下载到FPGA中进行调试以实现功能。本次设计采用VHDL语言与C语言编写程序，并用Modelsim软件进行仿真，采用ISE下载到Virtex-II XC2VP30 FFG896开发板实现功能。

1 VHDL

VHDL全名Very-High-Speed Integrated Circuit HardwareDescription Language,诞生于1982年。VHDL和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。

VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 。

VHDL翻译成中文就是超高速集成电路硬件描述语言，主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。 VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。

2 ModelSim平台

Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。